반도체(13) 평탄 밴드, 표면 축적, 표면 공핍 : Flat, Surface accumulation, Depletion

MS도 살짝 건드려봤으니

 

이제 진짜 MOS 를 건드려봐야겠지??

 

MOS (Metal-Oxide-Semiconductor) 라고 하는데

우리는 우선 캐패시터부터 알아볼 것이다.

 

MOS capacitor : 반도체 바디(body or substrate), 절연막(SiO2), 금속 전극(gate)로 이루어진 반도체 소자.

// 사실 얘보다는 MOS transistor 인데 차차 배우니까 걱정 ㄴㄴ

 

**MOS transistor : MOS capacitor의 body 양쪽에 PN 접합이 연결된 구조. 

 

좌측이 캐패시터 우측이 트랜지스터

 

---

 

그림은 저렇게 나와있지만 우리는 항상 좌우방향으로 구역을 나누어서 보았다. 한 번 보자

 

 

[평형상태의 MOS capacitor (VG=0)] d이다. // 아 그렇구나 하고 받아들이자. 

 

전압이 인가되지 않은 상태이고

그래서 fermi level이 일직선으로 저렇게 표현된다. 

 

왼쪽은 메탈이 아님에도 Ef, Ec가 겹쳐있는 것은 고농도 도핑이 되어있다는 뜻이다.

 

**근데 왜 오른쪽 그림은 전압이 인가된 것처럼 휘어졌느냐???

우선 좌측에는 도핑이 많이 되어있다. // 저항이 낮다고 볼 수 있다.

중간 실리사이드// 저항이 크다

우측은 적당항 도핑 // 적당한 저항

 

전압이 걸린다면 저항이 높은 곳에 많이 걸리겠지?? 그래서 그래프가 저렇게 휘어진다.

 

Gate 전압 0일 때, Theraml Equilibrium 일 때 그래프다.

 

 

---

 

평탄 밴드에 대해서 알아보자

 

Flat-Band Condition

 

Flat-band : 실리콘-실리콘 산화막 계면에서 실리콘 기판의 에너지 밴드(Ec와 Ev)가 수평인 상태. 게이트에 음의 전압을 인가함으로써, 형성할 수 있다.

 

//평형 상태일 때는 휘어졌네??? 휘어진 것을 평탄하게 만들어 준 것 그게 바로 평탄밴드(게이트 전압을 인가함으로써)

 

 

** silicide의 경우 Eg 가 9eV

 

** Vacuum level ~ Ec 사이의 간격 = Electron Affairnity 전자 친화도 [eV]

 

 

 

 

왼쪽 식을 정리하면 오른쪽 같이 깔끔하게 나옴. // 외우는게 좋음

 

 

 

---

MOS capacitor의 기본

 

식 2개가 항상 성립, Gate 전압이 무엇이든 성립하는 식을 알아보자

 

//MOS capacitor는 SiO2가 절연막인 평행판 커패시터로 볼 수 있다.( Q = CV)

 

++ 아까 고농도 도핑은, 저항이 작고, 절연체는 저항의 크고 그런 것을 참고하고 보자

 

** Vfb가 나오는 이유 : 이 식은 평탄밴드에서 유도되었음

 

 

---

표면 축적에 대해서 알아보자

 

Surface accumulation (Vg<Vfb)
표면 축적 : 게이트에 Vfb 보다 더 음의 전압을 인가하게 되면, 실리콘 표면에 정공의 농도가 증가하게 된다.

// 축적 전하, accumulation charge, Qacc

 

 

++Ef가 Ev와 가까워진 것을 보니 정공이 정말로 많아졌구나 생각중

++표면(surface)이 어디를 말하느냐 하면..? 절연체와 붙어있는 부분을 말한다.

++절연체와 멀리있는 부분은 bulk라고 부른다.

 

** bulk와 surface에서의 정공의 농도가 다르다. //캐리어 농도 구하는 식(fermi level 이용해서)를 써보면 안다.

 

** Ps는 surface에서의 정공 농도를 말한다.

 

 

Qacc를 알고싶은데??? 그럼 Gate전압과의 관계는 어떻게 되는거지??

 

//표면축적의 경우, 실리콘 표면에 걸리는 전압 (𝜙𝑆)는 매우 작기 때문에, 무시 가능 하다. 

++ 캐리어가 많으면 저항이 작다는 것은 앞에서도 언급했다. 즉, 정공이 많아서 저항이 작다.

 

 

 

 

---

 

그 다음에는 표면 공핍에 대해서 알아보자

 

 

Surface depletion (Vg>Vfb)
표면 공핍 : 게이트에 Vfb 보다 더 큰 양의 전압을 인가하게 되면, 실리콘 표면에 정공의 농도가 감소하게 된다.

 

 

 

표면에 캐리어가 거의 없어지니까 그곳도 공핍영역으로 되어버리는 상황이 발생하는 것이다.

 

사실 전기적 중성을 유지하고 있었지만... 게이트 전압이 올라감으로써 표면의 정공이 옆으로 밀려났고

그 자리에는 음이온만 남게되어서 저기 그림도 보다시피 ------가 되어버린다.

 

 

 

 

응?? 공핍층하니까 넓이 구하고싶지??

써보자

 

 

N에 dopant 농도를 넣으면 되겠지? //얘는 일반식이라 외우면 당연히 쓴다.