반도체(13-1) 문턱 전압 Thereshold voltage

 

이번에는 문턱 전압에 대해 알아보자

 

문턱하니까 딱 뭔가 이거 넘으면 뭔가 될 것 같은 느낌이다??

 

가보자

 

---

 

 

Threshold voltage (Vg =Vt ≫Vfb)

 

**Vt라는 것이 진짜 반도체에서 가장 중요하다고 할 정도로... 진짜 중요함

 

문턱 조건 : 게이트에 표면 공핍의 경우보다 더 큰 양의 전압을 인가하게 되면,

Si표면에서 Ef가 오히려 Ec에 가까워진다. 

 

 

반전(Inversion) : 실리콘 표면이 P형에서 N형으로, 즉 전자들의 수가 더 많아지는 상태로 뒤집힘을 의미한다

 

 

**Fermi level과 band 사이의 간격을 잘 관찰해보자 ㅎㅎ

 

 

 

++Qsub 을 잘 보자

++ A+D = B + C = Eg/2 // A=B ,C=D

 

**pi S = 2 pi B  저기 그림에서 Ec-Ef있지?? 그거다.

 

 

 

문턱 전압 조건 : 표면의 전자의 농도가 bulk P-type 도핑 농도와 같아지는 순간을 문턱조건이라 하며, 이 때의 게이트 전압을 문턱전압이라 한다.

 

 

 

 

 

 

 그래서 이 식을 잘 이해하고 외워야 한다.

 

 

++문턱 전압이 트랜지스터의 on/off를 결정한다. (MOS transistor)

 

---

 

 

 

 

문턱 전압의 정의, 식이 무엇을 뜻하는지 잘 알고있어야 한다.

 

 

 

문턱 전압 경향성 : 실리콘 도핑 농도가 높아질수록, 게이트 유전막이 두꺼울수록 문턱전압의 크기는 커진다.

//외우는 것이 아닌 식을 보고 알아내는 것, 트랜지스터의 설계 핵심이다.

 

++그래프를 잘 보자. 식에서 그래프를 유추할 수 있어야 한다.