반도체(14-1) 산화막 전하, Oxide Charge,Poly-Si Gate Depletion

점점 나도 어려워져서 미치겠다. ㅎㅎ

 

배워보자

 

 

 

 

Oxide charge 영향 : 실리콘과Oxide charge 영향 : 실리콘과 실리콘 산화막 계면에 Qox (C/cm2)이 존재할 경우 에, 평탄전압이 변화하게 된다.

 

 

** 이에 따라 문턱전압도 변화하게 된다.

 

계면에서 그러한 현상이 나타나는 이유는

결정이 차이가 나서 그런데... 자세한건 나도 모른다.

 

 

b그림이 산화막 전하가 있는 경우를 말하는데

+++전하가 보이나?  저렇게 trap이 생겨서 전하가 생기고

저런 전하들은 양의 전압이 걸린 효과를 나타낸다.

 

즉 에너지밴드가 내려간다는 뜻이다. 

 

Qox 가 양수라면 Vt는 감소할 것이고

Qox가 음수라면  Vt는 증가할 것이다.

 

 

 

이건 살짝만 보고가자

 

 

 

 

 

---

 

 

Poly-Si Gate Depletion

 

폴리 공핍 현상 : 폴리실리콘 게이트에 고농도로 도핑을 하더라도, 게이트가 완벽한 도체가 아니므로 게이트 내의 밴드가 구부러지게 된다. 

 

반전조건에서 발생한다. 

 

즉 저기 게이트 부분도 부분적으로 공핍이 된다고 볼 수 있는 것이다.

저렇게 공핍이 된다면 Wdep가 늘어난 것으로 볼 수 있다.

 

즉 Vt가 늘어나겠지???

 

 

** 실리콘의 유전도는 oxide의 유전도보다 3배가 크다.(상식이라는데 난 몰랐다)

 

 

위에 필요한 식은 여기 있다.

 

 

폴리공핍 현상 : Tox의 유효 값을 Wdpoly/3만큼 증가된 것처럼 영향을 미친다.

즉, C 값이 감소하고 그에 따라 Qinv이 줄어들게 되어 결과적으로 트랜지스터의 전류가 감소하게 되므로 폴리공핍 현상은 바람직 하지 않다.

 

또는 게이트 전압 Vg에서 𝜙𝑝oly만큼 줄이는 효과로
해석하여 다음과 같이 수식화할 수도 있다.

 

 

++위나 아래나 같다. 그냥 바라보는 측면이 다를뿐

 

그렇다면 바람직하지 않은 폴리 공핍을 어떻게 해결해야할까??

 

폴리공핍 현상을 억제하기 위해서는 도핑을 매우 높게 하거나, 아니면 금속 게이트를 사용함으로써 해결할 수 있다.

** 아까 도핑해도 안된다고했는데 진짜 매우 높게 하면 되나보다.